2003년08월10일 1번
[방송통신일반] 디지털 클럭 발진회로에서 출력에 tHigh = 4[㎲]이고, tlow = 6[㎲]인 구형파를 얻었을 때 듀티 사이클은?
- ① 20 %
- ② 40 %
- ③ 60 %
- ④ 80 %
(정답률: 알수없음)
문제 해설
이전 문제
다음 문제
연도별
- 2023년03월21일
- 2022년10월08일
- 2022년03월12일
- 2021년10월02일
- 2021년03월13일
- 2020년09월26일
- 2020년03월07일
- 2019년10월12일
- 2019년03월09일
- 2018년10월06일
- 2018년03월10일
- 2017년09월23일
- 2017년03월05일
- 2016년10월01일
- 2016년03월05일
- 2015년10월04일
- 2015년03월08일
- 2014년10월04일
- 2014년03월09일
- 2013년10월12일
- 2013년03월17일
- 2012년10월06일
- 2012년03월11일
- 2011년10월09일
- 2011년03월13일
- 2010년10월10일
- 2010년03월14일
- 2010년02월21일
- 2009년03월01일
- 2008년07월27일
- 2008년03월02일
- 2007년08월05일
- 2007년03월04일
- 2006년08월06일
- 2006년03월05일
- 2005년08월07일
- 2005년03월06일
- 2004년08월08일
- 2004년03월07일
- 2003년08월10일
- 2003년03월16일
진행 상황
0 오답
0 정답
주기(T) = tHigh + tlow = 4[㎲] + 6[㎲] = 10[㎲]
드뷰토의 정의에 따라 듀티 사이클(D)은 다음과 같이 계산할 수 있다.
D = tHigh / T x 100%
D = 4[㎲] / 10[㎲] x 100% = 40%
따라서 정답은 "40 %"이다.