2012년07월22일 45번
[전자제도(CAD) 이론(대략구분)] 회로도가 하나의 도면으로 작성하기에 클 경우 도면의 일부를 하위 페이지로 작성하는 도면의 구조는?
- ① 평면 구조
- ② 다면 구조
- ③ 계층 구조
- ④ 단일 구조
(정답률: 68%)
문제 해설
회로도가 클 경우 도면의 일부를 하위 페이지로 작성하는 도면의 구조는 계층 구조입니다. 이는 전체 회로도를 작은 부분으로 나누어 각각을 독립적인 하위 페이지로 작성하고, 이를 다시 상위 페이지에서 조합하여 전체 회로도를 완성하는 방식입니다. 이를 통해 복잡한 회로도를 보다 체계적이고 구조화된 방식으로 작성할 수 있습니다.
연도별
- 2016년07월10일
- 2016년04월02일
- 2016년01월24일
- 2015년10월10일
- 2015년07월19일
- 2015년04월04일
- 2015년01월25일
- 2014년10월11일
- 2014년07월20일
- 2014년04월06일
- 2013년10월12일
- 2013년07월21일
- 2013년04월14일
- 2012년10월20일
- 2012년07월22일
- 2012년04월08일
- 2011년10월09일
- 2011년07월31일
- 2011년04월17일
- 2010년10월03일
- 2010년07월11일
- 2010년03월28일
- 2009년09월27일
- 2009년07월12일
- 2009년03월29일
- 2008년07월13일
- 2008년03월30일
- 2007년09월16일
- 2006년10월01일
- 2006년04월02일
- 2005년07월17일
- 2004년07월18일
- 2003년07월20일
- 2002년12월08일