2011年09月25일 7번
[디지털 전자회로] 이상적인 연산증폭회로의 조건으로 틀린 것은?
- ① 개방상태에서 입력 임피던스는 무한대이다.
- ② 개방 루프(Open Loop) 이득이 무한대이다.
- ③ CMRR 값이 1이다.
- ④ 입력옵셋 전압이 0이다.
(정답률: 68%)
문제 해설
CMRR 값이 1이라는 것은 곧 공통모드 잡음에 대한 억제능력이 없다는 것을 의미한다. 이는 이상적인 연산증폭회로의 조건이 아니며, 실제로는 CMRR 값이 높을수록 좋다. 따라서, "CMRR 값이 1이다."가 틀린 것이다.
연도별
- 2023년03월21일
- 2023年03月21일
- 2021년10월02일
- 2021年10月02일
- 2020년09월26일
- 2020년06월27일
- 2020년05월24일
- 2020年09月26일
- 2020年06月27일
- 2020年05月24일
- 2019년10월12일
- 2019년06월29일
- 2019년03월09일
- 2019年10月12일
- 2019年06月29일
- 2019年03月09일
- 2018년10월06일
- 2018년04월28일
- 2018년03월04일
- 2018年10月06일
- 2018年04月28일
- 2018年03月04일
- 2017년09월23일
- 2017년05월07일
- 2017년03월05일
- 2017年09月23일
- 2017年05月07일
- 2017年03月05일
- 2016년10월01일
- 2016년05월08일
- 2016년03월05일
- 2016年10月01일
- 2016年05月08일
- 2016年03月05일
- 2015년10월04일
- 2015년06월06일
- 2015년03월07일
- 2015年10月04일
- 2015年06月06일
- 2015年03月07일
- 2014년10월04일
- 2014년05월31일
- 2014년03월09일
- 2014年10月04일
- 2014年05月31일
- 2014年03月09일
- 2013년10월12일
- 2013년06월09일
- 2013년03월17일
- 2013年10月12일
- 2013年06月09일
- 2013年03月17일
- 2012년10월06일
- 2012년06월03일
- 2012년03월11일
- 2012年10月06일
- 2012年06月03일
- 2012年03月11일
- 2011년09월25일
- 2011년05월29일
- 2011년03월13일
- 2011年09月25일
- 2011年05月29일
- 2011年03月13일
- 2010년10월10일
- 2010년05월02일
- 2010년03월14일
- 2010년02월21일
- 2010年10月10일
- 2010年05月02일
- 2010年03月14일
- 2010年02月21일
- 2009년07월26일
- 2009년05월10일
- 2009년03월01일
- 2009年07月26일
- 2009年05月10일
- 2009年03月01일
- 2008년09월07일
- 2008년05월11일
- 2008년03월02일
- 2008年09月07일
- 2008年05月11일
- 2008年03月02일
- 2007년09월02일
- 2007년05월13일
- 2007년03월04일
- 2007年09月02일
- 2007年05月13일
- 2007年03月04일
- 2006년09월10일
- 2006년05월14일
- 2006년03월05일
- 2006年09月10일
- 2006年05月14일
- 2006年03月05일
- 2005년09월04일
- 2005년05월29일
- 2005년03월20일
- 2005년03월06일
- 2005年09月04일
- 2005年05月29일
- 2005年03月20일
- 2005年03月06일
- 2004년09월05일
- 2004년05월23일
- 2004년03월07일
- 2004年09月05일
- 2004年05月23일
- 2004年03月07일
- 2003년08월31일
- 2003년05월25일
- 2003년03월16일
- 2003年08月31일
- 2003年05月25일
- 2003年03月16일
- 2002년09월08일
- 2002년05월26일
- 2002년03월10일
- 2002年09月08일
- 2002年05月26일
- 2002年03月10일