2016년05월08일 24번
[전자회로] 연산증폭기 회로에서 출력 VO를 나타내는 식으로 가장 적합한 것은?
-
①
-
②
-
③
-
④
(정답률: 60%)
문제 해설
연산증폭기 회로는 입력 신호를 증폭하여 출력하는 회로이다. 이 회로에서 출력 VO는 입력 신호 VI와 증폭기의 전압 이득 Av의 곱으로 나타낼 수 있다. 따라서 가장 적합한 식은 ""이다.
이유는 다음과 같다. ""은 입력 신호 VI를 나타내는 변수이고, ""은 증폭기의 전압 이득 Av를 나타내는 변수이다. ""은 입력 임피던스를 나타내는 변수이고, 이는 입력 신호가 회로에 들어갈 때 회로에서 소비되는 전력을 나타낸다. 따라서 출력 VO를 나타내는 식으로 가장 적합한 것은 ""이다.
"이다.이유는 다음과 같다. "
"은 입력 신호 VI를 나타내는 변수이고, ""은 증폭기의 전압 이득 Av를 나타내는 변수이다. ""은 입력 임피던스를 나타내는 변수이고, 이는 입력 신호가 회로에 들어갈 때 회로에서 소비되는 전력을 나타낸다. 따라서 출력 VO를 나타내는 식으로 가장 적합한 것은 ""이다.