2016년05월08일 74번
[집적회로 설계이론] 레이아웃 설계 검증과정 중 레이아웃과 회로도의 네트리스트(Netlist)를 비교하여 상호연결성을 검증하는 과정은?
- ① ERC
- ② DRC
- ③ LVS
- ④ HDL
(정답률: 73%)
문제 해설
LVS는 Layout vs. Schematic의 약자로, 레이아웃과 회로도의 네트리스트를 비교하여 상호연결성을 검증하는 과정을 말합니다. 따라서 이 과정은 LVS 검증 과정이라고 불리며, 레이아웃 설계 검증과정 중 하나입니다. ERC는 Electrical Rule Check, DRC는 Design Rule Check, HDL은 Hardware Description Language을 의미하며, 이들은 LVS와는 다른 검증 과정입니다.