반도체설계산업기사 기출문제·모의고사·오답노트·자동채점

반도체설계산업기사 (2008년09월07일 기출문제)

1과목 : 반도체공학
1번
다음 중 4가 원소가 아닌 것은?
2번
JFET에서 게이트에 인가하는 역방향 바이어스의 크기를 크게 하여, 공핍층의 폭이 늘어나 채널이끊기게 되는 현상을 일컫는 용어는?
3번
다음 중 FET에 있는 3 단자의 명칭이 아닌 것은?
4번
PN 접합다이오드의 전기적특성인 정류특성(rectification)이란?
5번
원자번호 14인 Si 원자의 최외각(M각) 전자는 몇 개인가?
6번
실리콘(Si) NPN 바이폴라 트랜지스터의 순방향 바이어스된 베이스와 이미터 사이의 전압은 어느 정도인가?
7번
열평형 상태의 PN 접합에서 캐리어 확산에 의해 전계가 생긴 영역을 일컫는 용어가 아닌 것은?
8번
다음 다이오드 중 역방향 바이어스 항복 전압에 상관없이 정상적으로 동작하는 것은?
9번
PN 접합의 전압-전류 특성에 대한 설명으로 옳은 것은?
10번
PN 접합에 대한 설명으로 옳은 것은?
11번
전계효과트랜지스터(FET)를 단극성 소자라 하는 이유는?
12번
순수 반도체에서 전자나 정공의 농도가 같다고 할 때 전도대의 준위 0.9[eV], 가전자대의 준위가 1.6[eV]이면 순수반도체의 에너지 캡은?
13번
다음 중 N형 반도체를 만들기 위해 필요한 도너(donor) 불순물은?
14번
트랜지스터의 증폭계수 α와 β의 관계에서 α가 0.99인 트랜지스터의 β 값은?
15번
P형과 N형 반도체에서 다수 반송자(Carrier)를 옳게 나타낸 것은?
16번
다음 중 실리콘(Si) 및 게르마늄(Ge)의 결합 구조는?
17번
단순입방의 구조를 갖는 반도체 재료에서 1개의 셀 당 포함되는 원자의 개수는?
18번
NMOS FET(n channel MOSFETC NMOSFET)에서 게이트전압을 높이면 드레인과 소스 사이에 전류 ID가 흐르기 시작한다. ID가 흐르기 시작하는 시점의 게이트 전압을 무엇이라고 하는가?
19번
반도체에서 전자가 원자의 속박으로부터 벗어나 전계에 의해 자유롭게 움직일 수 있는 에너지대는?
20번
다음 표는 접지형 트랜지스터의 바이어스 방식에 따른 분류이다. ( ) 안에 해당하는 것은?
2과목 : 전자회로
21번
무부하 출력전압이 24[V]인 전원장치에 부하연결시 출력전압이 22[V]이면 접압 변동률은 약 몇 [%] 인가?
22번
다음 중 컬렉터 접지 증폭기에 대한 설명으로 적합하지 않은 것은?
23번
다음 중 피어스 수정 발진회로의 발진주파수 변동 요인으로 가장 적합하지 않은 것은?
24번
다음 회로에서 제너 다이오드에 흐르는 전류는 몇 [A]인가? (단, 제너 다이오드의 제너항복전압(Vz)은 10[V]이다.)
25번
다음 중 트랜지스터 증폭기 설계 시 동작점(Q점) 결정에 가장 영향이 적은 것은?
26번
어떤 증폭기의 전압 증폭도가 100 이고 전류 증폭도가 10일 때 전력이득은 몇 [dB] 인가?
27번
다음 그림의 회로 명칭으로 가장 적합한 것은? (단, R1 = R2 = R3 = R4 이다.)
28번
이미터 접지 트랜지스터 증폭회로에서 입력신호와 출력신호간의 위상차는 얼마인가?
29번
다음 중 구형파를 발생시키는 회로로 적합하지 않은 것은?
30번
차동증폭기에서 공통성분 제거비(CMRR)에 대한 설명 중 옳은 것은?
31번
다음 증폭기 회로에서 이미터 저항 RE를 사용하는 이유로 가장 적절한 것은?
32번
전압이득의 1000, 왜율이 10[%]인 무궤환 증폭기에 궤환율 β = 0.01의 부궤한을 걸었을 때 왜율은 약 몇 [%] 인가?(오류 신고가 접수된 문제입니다. 반드시 정답과 해설을 확인하시기 바랍니다.)
33번
진폭변조(DSB) 방식에서 변조도를 80[%]로 하면 피변조파의 전력은 반송파 전력의 몇 배가 되는가?
34번
부궤환 증폭기에서 무궤환 시 증폭도를 A, 궤환 시 증폭도를 Af, 궤환율을 β라 할 때, A가 대단히 크다고 하면 Af는 주로 무엇에 의해서 결정되는가?
35번
다음 연산증폭기 회로에서 RL에 흐르는 전류가 2.5[mA] 일때 RL 값은 몇 [kΩ] 인가?
36번
RC 결합 저주파 증폭기에서 앞 단에 흐르는 전류 성분 중 다음 단으로 넘어가는 것은?
37번
다음 중 fr(단위 이득 주파수)에 대한 설명으로 가장 적합한 것은?
38번
트랜지스터 증폭기의 중간영역에서의 전류이득을 0[dB]라고 할 때 α 차단주파수에서의 전류이득은 몇 [dB] 인가?
39번
다음 중 직렬 전압 부궤한 회로의 특징으로 적합하지 않은 것은?
40번
다음 중 연산증폭기의 응용 회로에 속하지 않는 것은?
3과목 : 논리회로
41번
2진수 1011.11을 10진수로 표시하면?
42번
4단 하향 Counter에서 10번째 클럭펄스가 인가되면 각단이 나타내는 2진수를 10진수로 변환하면?
43번
송신기가 ASCⅡ 코드 1100101을 홀수 패리티를 사용하여 전송한다면 11001011을 보내게 된다. 이 때, 수신측에서의 논리적인 검사방식에 주로 사용되는 논리회로는?
44번
메모리에 새로운 워드를 저장시키려 한다. 올바른 순서는?
45번
(4)10을 그레이 코드(Gray code)로 변환하면?
46번
다음 중 10개의 플립플롭을 사용하여 만들 수 있는 카운터의 모듈러스 값과 최대 카운터 값으로 올바른 것은?
47번
다음 코드(code) 변환 회로의 명칭은?
48번
Toggling 상태를 이용한 플립플롭 형태는?
49번
다음 논리식을 카르노 맵으로 올바르게 나타낸 것은?
50번
마스터슬레이브 JK 플립플롭을 사용하는 이유는?
51번
자기 보수성을 갖고 있는 코드 방식이 아닌 것은?
52번
다음 논리회로의 기능을 나타낸 이름 중 옳은 것은?
53번
다음 진리표를 보고 논리식을 바르게 구한 식은?
54번
그림과 같은 회로도의 출력 F는?
55번
동기식 카운터와 비동기식 카운터를 비교 설명한 것 중 맞는 것은?
56번
다음 그림의 파형이 Positive 에지 트리거 D플립플롭의 입력으로 들어간다. 플립플롭에서 클럭펄스(CLK) 후 출력(Q)의 값은?
57번
논리 게이트의 특성을 결정하는 각 요인들에 대한 설명으로 옳지 않은 것은?
58번
2진 데이터를 펀치한 카드 덱크기 있다고 한다. 각 카드에는 24개의 36비트 어(WORD)가 들어있다. 만약 카드가 분당 600장의 속도로 읽힌다면 데이터가 계산기에 들어가는 속도는 초당 몇 비트인가?
59번
다음 그림의 캐스케이드 계수기의 구성에서 총 모듈을 구하면?
60번
다음 논리회로의 이름은?(정확한 내용을 아시는 분께서는 오류 신고를 통하여 내용작성 부탁드립니다. 정답은 4번입니다.)
4과목 : 집적회로 설계이론
61번
게이트 전압(VG)이 기판 전압(VB)보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?
62번
실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
63번
다음 CMOS 공정 중에서 가장 먼저 하는 공정은?
64번
다음 중 레이아웃 할 때 배선에 대한 설명으로 옳지 않은 것은?
65번
MOS 논리회로의 특성 중 옳지 않은 것은?
66번
N채널 증가형 MOSFET에서 드레인 전류를 흐르게 하려면 게이트 전압을 어떻게 해야 하는가?
67번
VLSI 설계에서 강조되는 구조적 설계 원칙이 아닌 것은?
68번
CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n 층과 p 층간의 결합(n-p-n-p 또는 p-n-p-n)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vdd와 Vss 사이에 전류 통로가 형성되는 현상을 무엇이라 하는가?
69번
다음 중 Integrated Circuit(IC)에 포함시키기가어려운 소자는?
70번
결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정시간 온도가 높은 곳에서 의도적으로 넣어두는 것을 무엇이라 하는가?
71번
다음 중 CMOS NAND 게이트의 구조에 대한 설명으로 옳은 것은?
72번
2개 변수와 그 기능이 바르게 연결되지 않은 것은?
73번
다음 모노리틱(Monolithic) IC의 제조과정 중 제일 마지막에 수행하는 공정은?
74번
다음 중 VLSI 제작 과정이 옳은 것은?
75번
베이스 폭이 3×10-3[cm] 일 때 펀치-슬로 전압Vpt가 7[V]인 PNP 트랜지스터에서 베이스 폭이 6×10-3[cm]으로 증가하면 Vpt는 얼마인가?
76번
다음 사진 식각 공정을 이용한 산화막 식각 공정을 올바른 순서를 나열한 것은?
77번
집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않은 것은?
78번
MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계 면에 소수 캐리어인 전자가 모이는 현상은?
79번
CMOS domino 로직회로를 사용할 때의 특성에 해당되지 않는 것은?
80번
CMOS 디저털 집적회로의 동적 전력소모에 대한 설명 중 옳지 않은 것은?