2014년09월20일 66번
[집적회로 설계이론] 실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch등을 방지하기 위한 방법은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
- ① 타이밍 시뮬레이션(tTiming Simulation)
- ② 구조적 시뮬레이션(Structural Simulation)
- ③ 계층적 시뮬레이션(Hierarchical Simulation)
- ④ 기능성 시뮬레이션(Functionality Simulation)
(정답률: 76%)
문제 해설
타이밍 시뮬레이션은 실제 IC 소자들이 가지고 있는 지연 시간을 고려하여 시뮬레이션하는 방법이다. 따라서 여러 단이 종속적으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch등을 방지할 수 있다. 이에 반해 구조적 시뮬레이션은 단순히 회로의 구조만을 고려하여 시뮬레이션하며, 계층적 시뮬레이션은 회로를 계층적으로 분해하여 시뮬레이션하는 방법이다. 마지막으로 기능성 시뮬레이션은 회로의 동작을 검증하는 것에 중점을 둔다. 따라서 타이밍 시뮬레이션이 여러 단이 종속적으로 연결되었을 때 발생하는 문제를 가장 잘 해결할 수 있는 방법이다.