2011년10월09일 10번
[전기전자공학] 연산증폭기의 두 입력 단자에 동일한 신호를 가했을 경우 출력신호에 영향을 받지 않는 정도를 나타내는 것은?
- ① 슬루율
- ② 옵셋전압
- ③ 동상제거비
- ④ 개방전압이득
(정답률: 73%)
문제 해설
연산증폭기의 두 입력 단자에 동일한 신호를 가했을 경우 출력신호에 영향을 받지 않는 정도를 나타내는 것은 동상제거비입니다. 이는 입력 신호가 동일할 때 출력 신호가 0이 되는 경우를 의미합니다. 이는 연산증폭기의 입력 신호가 동일한 경우, 즉 대칭적인 경우에 유용하게 사용됩니다.
연도별
- 2016년07월10일
- 2016년04월02일
- 2016년01월24일
- 2015년10월10일
- 2015년07월19일
- 2015년04월04일
- 2015년01월25일
- 2014년10월11일
- 2014년07월20일
- 2014년04월06일
- 2014년01월16일
- 2013년10월12일
- 2013년07월21일
- 2013년04월14일
- 2013년01월27일
- 2012년10월20일
- 2012년07월22일
- 2012년04월08일
- 2012년02월12일
- 2011년10월09일
- 2011년07월31일
- 2011년04월17일
- 2011년02월13일
- 2010년10월03일
- 2010년07월11일
- 2010년03월28일
- 2010년01월31일
- 2009년09월27일
- 2009년07월12일
- 2009년03월29일
- 2009년01월18일
- 2008년10월05일
- 2008년07월13일
- 2008년03월30일
- 2008년02월03일
- 2007년09월16일
- 2007년07월15일
- 2007년04월01일
- 2007년01월28일
- 2006년10월01일
- 2006년07월16일
- 2006년04월02일
- 2006년01월22일
- 2005년10월02일
- 2005년07월17일
- 2005년04월03일
- 2005년01월30일
- 2004년10월10일
- 2004년07월18일
- 2004년04월04일
- 2004년02월01일
- 2003년10월05일
- 2003년07월20일
- 2003년03월30일
- 2003년01월26일
- 2002년10월06일
- 2002년07월21일
- 2002년04월07일
- 2002년01월27일