2003年08月31日 13번

[디지털 전자회로]
전가산기(full adder)의 구조는?

① 입력 2개, 출력 4개로 구성된다.
② 입력 2개, 출력 3개로 구성된다.
③ 입력 3개, 출력 2개로 구성된다.
④ 입력 3개, 출력 3개로 구성된다.

(정답률: 알수없음)

문제 해설

전가산기는 2개의 이진수와 이전 단계에서 전달된 자리올림값을 입력으로 받아, 해당 자리의 합과 자리올림값을 출력하는 회로이다. 따라서 입력은 2개의 이진수와 1개의 자리올림값으로 총 3개이며, 출력은 합과 자리올림값으로 총 2개이다. 따라서 정답은 "입력 3개, 출력 2개로 구성된다." 이다.

이전 문제 다음 문제