무선설비산업기사

2007年05月13日 3번

[디지털 전자회로]
전가산기(full adder)의 입ㆍ출력 구조는?

  • ① 입력 2개, 출력 2개
  • ② 입력 3개, 출력 2개
  • ③ 입력 2개, 출력 3개
  • ④ 입력 3개, 출력 3개
(정답률: 50%)

문제 해설

전가산기는 2개의 이진수와 이전 단계에서 전달된 자리올림값을 입력으로 받아, 해당 자리의 합과 자리올림값을 출력한다. 따라서 입력은 3개(두 이진수와 이전 단계에서 전달된 자리올림값), 출력은 2개(해당 자리의 합과 자리올림값)이다.
AppStore에서 다운로드 APK 다운로드

연도별