2013년06월02일 69번

[회로이론 및 제어공학]
그림의 회로에서 출력전압 V₀는 입력전압 V_i와 비교할 때 위상 변화는?

① 위상이 뒤진다.
② 위상이 앞선다.
③ 동상이다.
④ 낮은 주파수에서는 위상이 뒤떨어지고 높은 주파수에서는 앞선다.

(정답률: 53%)

문제 해설

입력전압 V_i가 R과 C로 이루어진 회로를 통과하면서 시간 지연이 발생하게 되는데, 이 시간 지연으로 인해 출력전압 V₀의 위상이 입력전압 V_i의 위상보다 뒤로 밀리게 됩니다. 이는 RC 회로의 특성으로, 주파수가 낮을수록 시간 지연이 크기 때문에 낮은 주파수에서는 더욱 뒤떨어지게 되고, 높은 주파수에서는 앞서게 됩니다. 따라서 "위상이 뒤진다."가 정답입니다.

이전 문제 다음 문제